50
selama IDLE (WD idle = 0) sebagai keadaan awal.untuk mencegah
WDT dari peng
resetan
IC
AT89S52
sementara
dalam idle
mode,
user
seharusnya
selalu
set
waktu
dimana
secara
periodik
keluar
dari
IDLE,
service
WDT
dan
masuk
kembali
ke
idle
mode.
Dengan
WD
idle
bit
enable,
WDT
akan
berhenti
menghitung
dalam
idle
mode
dan kembali menghitung yang sedang berlangsung dan keluar dari IDLE.
Timer 2
Timer
2
adalah
16
bit
Timer
/
counter
dimana bisa
beroperasi
sebagai
salah
satu
dari
timer atau counter.
Type dari operasi di pilih oleh bit C/
T2 dalam sbuah SFR
T2CON
yang bisa dilihat pada tabel 2.3. timer 2 operasi bisa ber mode capture . Timer 2 terdiri 8
bit
register.
TH2 dan
TL2. dalam fungsi
timer.
Register
TL2 bertambah setiap
machine
cycle.
Sejak
machine
cycle terdiri
dari
12
periode
osilator,
hitungannya
1/12
dari
frekwensi osilator.
dalam fungsi counter, register bertambah dalam respon transisi 1 ke 0 bersamaan dengan
pin eksternal
input, T2. sejak dua
machine cycle (24 periode osilator) di butuhkan
untuk
mengenal transisi 1 ke 0, penilaian atau ukuran perhitungan maksimum adalah 1 /24 dari
frekwensi
osilator.
Untuk
memastikan
level
yang
sudah
di
berikan
sebagai
percobaan
min
1
kali
sebelum berubah.,
level
seharusnya
tertahan
setidaknya
selama
1
machine
cycle penuh.
 |