9
Sinyal
analog
yang
diterima
oleh
sebuah
SDR,
dapat
diolah
secara
langsung
apabila
frekuensi
sinyal
tersebut dibawah 40MHz. Tetapi untuk
frekuensi
diatas
40MHz
konversi
langsung akan mengakibatkan pelambatan.
Sehingga untuk menangani frekuensi diatas 40MHz, digunakan arsitektur
superheterodyne
RF
front-end. Arsitektur ini akan
mengolah
frekuensi
tinggi
menjadi
frekuensi
menengah
(Intermediate
Frequency /
IF)
terlebih
dahulu
sebelum dikonversi.
SDR harus mengolah modulasi dengan jarak yang luas, sehingga dapat
disesuaikan
dengan
bermacam-macam protokol.
Oleh
karena
itu,
pengaturan
secara
adaptif
sangat
penting.
Pengaturan adaptif
dapat
diimplementasikan
pada
hardware atau software.
2.2 Field Programmable Gate Array
2.2.1
Pengertian FPGA
FPGA adalah komponen semikonduktor
yang
mengandung
komponen
programmable-logic yang disebut dengan Logic Blocks, dan komponen-
komponen programmable interconnects. Logic Blocks
dapat deprogram untuk
melaksanakan fungsi-fungsi aritmatika dasar seperti AND, dan XOR, ataupun
fungsi
kombinasi
lainnya
yang
lebih kompleks
misalnya
membaca
sandi
atapun
fungsi-fungsi matematika sederhana.
Pada sebagian besar FPGA, Logic Blocks juga mengandung unsur memori,
yang
mungkin
merupakan
flip-flop
sederhana
atau block memory
yang
lebih
lengkap.
 |