21
pendekatan
perangkat
kerns
(memperbanyak
jumlah
register), sehingga
akan
banyak
vc..-iabel yang dapat
dit!L'llpung di
dalam
register
untuk
periode
waktu
yang
lebih
lama.
(Stallings,
1997,
ppl26-127)
2.2.1.2 Jl>eJ"I!IllCiill"lg>tili
Pipeline Iruit:rnksi
Ins :ru.lcsi pipeline
merupakan
teknik yang
memungkiP.kan
eksekusi simultan dari sruttu
bagian atau tingkatan
dari
instruksi untuk
menambah
ekfektifitas
proses Lllstruksi.
Sebagian
besar instruksi
merupakan
operas!
dari
register
to
register dan
sebuah
siklus
instruksi
memiliki
dua
buah
fase
yaitu
pengm:nbi!an
instruksi
(IP
tntction
Fetch
atau
I)
dan
me!akukan
ope.rasi
ALU
dengan
input
register
dan
output
register
(Execute
atau E).
Bagi
operasi.-operasi
load d&o;
store,
diperlukan
tiga
buah
fase,
yaitu
pengambilan
instn.;_lcsi
(I),
mengl:>itung
alamat
memori
(Eksekusi
atau
E)
dan
operasi
register ke
memori atau
memori
ke
register
(Memory
atau
D). (Stallings,
1997, pl4l)
Gambar
2.5a menu.,jukkan eksekusi
instnik.si tanpa
mengguna!mn
pipelining. Teknlk pipelining dw arab
dengan
tl!se
I dan fase
E
memungkir tca.n
dua
buah ir.struksi yang
berlainan
dapat
dilakukan
bersamaan
(Gambar
2.5b).
Penggunaa.'l
seblll!h
memori
single-port
dimana
hanya
sebuah
akses
memori
yang
diizir.kan
pada
setiap
fasanya
seperti
pada
Ga'1!bar
2.5b
dapat
ditingkatkllll dengan
mengizinkan
dua
bnal-1 akses
memori
tiap
fasenya (wenggunakan
asumsi
read-after-write).
 |