(a} ?ass
Transistor Cof\tro{
{c) Look Up Table
lmp!emer!!ation
G21mbar 2.2
Tiga
Teknik !mp!ementasi
Pengontrolan
Logika
pada
FPGA
CLB
merupa.lam
array
dari
blok-blok
atau
elemen
untuk
menglrunfigurnsi atau
membangun
logika.
Biok-blok
dasar
yang
membangu.'1
sebuah
CLB
dtsebut
logic
cell (LC). Setiap
mengandung 4-in]lZtJfunction
generator,
cany logzc, dan
storage
element
Setiap
CLB
terdiri dari
empat
buah
LC
yang
dike!ompokan ke daJam
dua
slice
yang
serupa
(Gambar 2.3).
(Xilinx Inc , 2003,
pp3)
4-input function generator diimp!ementasikan sebagai 4-input
look-
up
table
(UJT).
Setiap
LUI
dapat
menyediakan
16xl-bit
gynchronous
RAM
Sehingga dua LUI
dalam sebuah slice dapat disatukan
untuk
membentuk
l6x2-bit
atm
32xl-bit
synchronous
P..k'vf atau
16xl-bit
dwl-port
synchmnoWi
RAM
LUT
juga
dapat
menyediakan
16-bit
shift
register yang
cocok uutuk
mcnat1:gkap data
kecepatm
tinggi
atau
burst-mode.
(Xiiinx
Inc.,
2003,p3)
 |