4
menghasilkan pergeseran ke kiri dari bit ke-0 menuju bit ke-31 dan pergeseran ke kanan
dari bit ke-0 menuj u bit ke-
6
pada data input
2J7.3.4
Unit
pengali/penjum!ah
Unit
multiplier/adder
mendukung
perkalian
17
x 17
bit
2s-complement
dengan
sebuah
penjum!ahan
40-bit
da!am
satu
siklus
instruksi.
Bagian
multiplier/adder
terdiri
dari
beberapa
element:
sebu
't
pengali,
sebuah
penjumlah,
logika
pengontrol
input bertandaitidak
bertanda,
iogika pengontrol
fractional,
sebuah
zero
detector,
sebuah
roWider
(2s-compiement),
logika overflow/saturasi, dan
sebuah
16
bit
temporary
storage
register
(T).
Unit
pengali
mempunyai
dua
input,
yang
per'<l!ma
diambil
dari
T,
operand
memori data,
atau
akumulator
A,
dan
yang
lainnya diambil
dari
memori
program, memori data, akumulator A, atau sebuah immediate value.
Dengan
unit
pengali
yang
cepat,
TMS320C542
memungkinkan
perhitungan-
perhitungan
yang
lebih efisien
(dari) seperti
konvoiusi, korelasi
dan
filtering. Selain
itu,
unit
pengali
dan
ALU
bersama-sama menjalankan
perhitungan
kali(jumlah
(multiply/accumulate
(MAC))
da11 menjalankan
operasi-operasi
ALU
secara
paralel
dalan1 sa..'u siklus iP..struksi.
2.17.3.5 Unit pemb:mding, pemilih dan
penyimpan
(CSSU)
Unit
pembauding,
pemi!ih dan
penyimpan
{CSSU)
memungkinkan
perbandingan di antara bagian high akumulator dan bagian low ak"UIDulator, mengijiukan
tesilcontrol
bit
flag (TC)
pada status
register STO dan
transition
register (TRN)
untuk
'
mengambil
sejarah transisinya,
dan
memilih
word
terbesar dalam akumulator untuk
disimpan ke dalam memori data.
 |