16
,-----------····-
·····
Analog input
:: ·
Comp
-
Clock
Control
Start
EOC
Gambar 2.4
Blok
Diagram
Successive Approximation
SAR
tidak
menggunakan
counter
sebagai
masuka.'l. bagi
DAC
tapi
menggunakan register. Controllogic
mengatur
isi
dari
register bit
per
bit
smnpai
data
digital
menjadi representasi dari
masukan input
VA·
Proses
ya.c'1g tejadi adalah
sehagai berikut
:
""
Control
logic
men-set
MSB
dari
register menjadi
HIGH
dan
bit
yang
!ainnya
LOW. Ini
akan menghasilka..'l nilai V N
dari
output
DAC. Jika nilai dari VA'
lebih
besar dari
VA, output dari
pembanding COMP akan
bernilai LOW
dan
akan
menyebabkan
control
logic men-set
MSB
kembali
ke
LOW.
Tapi
ji..lca VA' lebih
kecil
daripada VA, maka
MSB
tetap
akan
dibiarkan
HIGH.
2. Control
logic
selanjutnya
men-set
bit selanjutnya dari register
menjadi
HIGH. Ini akan menghasilkan
nilai
baru
dari VA'· Jika nilai dari VA'
lebih
besar dari
VA"
maka COMP akan bemilai
LOW
untuk
memberitahu
control
logic untuk
men-set
bit
yang bersangkutan
kembali
ke
LOW. Tapi
jika VA'
 |