14
2.4.2.
Transmisi Data dan Pengaturan Clock
Untuk
memulai
komunikasi,
master
megenerate
clock
yang
digunakan
untuk
kecepatan
komunikasi.
Setiap
slave
memiliki
batas
frekuensi
masing
–
masing,
pada
umumnya
frekuensi
clock
yang
digunakan
1-70MHz.
Master
memberikan LOW
logic
pada SS untuk dapat berkomunikasi.
Pada setiap siklus clock, terjadi komunikasi full-duplex:
a.
Master mengirim satu bit data pada jalur MOSI, slave
membaca data pada jalur
Data In (jalur yang sama)
b.
Slave
mengirimkan
data
satu
bit
dari
Data
Out,
master
membaca
data
pada
MISO (jalur yang sama)
Gambar 2.6 Transmisi data SPI
Selain
pengaturan
frekuensi Clock, master juga
harus
konfigurasi polaritas dan
fase clock sehubungan dengan spesifikasi dari perangkat slave.
 |