19
dibaca
sebelum
UDRx
dibaca
karena
flags
tersebut
hanya
valid
sebelum
UDRx
dibaca. UDRx akan segera di-clear begitu dibaca sekali.
Terdapat 5 register utama yang berhubungan dengan USART pada ATMega162.
register register tersebut adalah sebagai berikut:
•
USART I/O Data Register
USART
I/O
Data
register
adalah
register
yang
berfungsi untuk
menampung
data yang akan dikirim keluar
melalui pin TXDx maupun data yang telah
diterima melalui pin RXDx.
•
USART Control and Status Register A (UCSRA)
UCSRA
merupakan register yang terdiri dari bit status maupun kontrol
seperti, bit
status
Transmit
Complete
(TXC),
Receive
Complete
(RXC),
USART
Data Register Empty (UDRE),
Data OverRun (DOR), Frame Error
(FE), Parity
Error (UPE).
Dan bit kontrol USART
Double
Speed (U2X) dan Multi-Processor
Communication Mode (MPCM).
RXC
adalah
bit
status
yang
akan
di-set
bila
data
telah
diterima pada
data
register UDR.
Begitu pula
TXC,
TXC merupakan bit status
yang akan di-set bila
data
yang
ada
pada
UDR
telah
dikirim
seluruhnya.
UDRE
akan
selalu
bernilai
satu bila UDR tidak berisi data, keadaan
ini
juga
mengindikasikan bahwa
USART siap
menerima data
melalui
RXD.
UDRE
akan secara otomatis di-clear
begitu terdapat data pada UDR dan belum di-shift keluar
melalui
TXD. Beberapa
bit
status
lainnya
yang
berhubungan langsung
dengan
paket
data
yang
diterima
adalah
FE,
UPE
dan
DOR.
Frame
Error
(FE)
merupakan bit
yang
akan
di-set
 |