24
Stop,
jalur dinyatakan sibuk dan tidak
ada master
lain
yang
mencoba
untuk
merampas control
bus.
Masalah khusus
muncul
saat
sebuah
kondisi
Start
baru
muncul diantar kondisi Start dan Stop. Hal
ini disebut kondisi
Repeated
Start,
dan
digunakan
saat
master
menginginkan
memulai
pengiriman
baru
tanpa
melepas
control bus. Setelah
sebuah
Repeated Start, bus menjadi
sibuk sampai Stop berikutnya.
Gambar 2.14 Kondisi Start, Repeated Start, Dan Stop
(Datasheet ATMEL ATmega 32L, 2008)
B.
Format Paket Data
Semua
paket
data
yang
dikirim pada
jalur
TWI
memiliki panjang
Sembilan bit, berisikan satu byte data dan sebuah bit acknowledge. Selama
sebuah
transfer data, master
menghasilkan clock
dan kondisi Start
dan Stop,
saat
penerima
bertanggung jawab
untuk
men-acknowledge
yang
ditangkap.
Sebuah Acknowledge
(ACK)
ditandai dengan penerima membuat jalur SDA
low
selama putaran SCL
kesembilan. Jika penerima
membiarkan jalur SDA
high
itu
menandakan
NACK.
Saat
penerima
menerima
byte
terakhir,
atau
untuk
sebab
lain
tidak
dapat
menerima byte
lagi,
penerima
harus
memberitahu pengirim
dengan
mengirimkan
sebuah
NACK
setelah
byte
terakhir. MSB dari byte data dikirim pertama.
 |